FPGA,DSP等中,流水线结构为什么可以提升时钟频率?
来源:学生作业帮 编辑:搜搜考试网作业帮 分类:综合作业 时间:2024/06/16 07:46:33
FPGA,DSP等中,流水线结构为什么可以提升时钟频率?
![FPGA,DSP等中,流水线结构为什么可以提升时钟频率?](/uploads/image/z/5871301-61-1.jpg?t=FPGA%2CDSP%E7%AD%89%E4%B8%AD%2C%E6%B5%81%E6%B0%B4%E7%BA%BF%E7%BB%93%E6%9E%84%E4%B8%BA%E4%BB%80%E4%B9%88%E5%8F%AF%E4%BB%A5%E6%8F%90%E5%8D%87%E6%97%B6%E9%92%9F%E9%A2%91%E7%8E%87%3F)
假设一件事情有5各部分组成,一个时钟只能完成一个部分.一般的操作的话是做第二件事情的话至少应该要在第六个时钟才能去做.就相当于一个人在一条生产线上,每一个动作都要由这个人去做,他只有把5个动作都做完才能去做下一件事情.流水线就是一条生产线上有5个人,每个人只做一个动作,这样第一个人在做完第一件事情的第一部分时,把后面的任务交给下面的人,然后在第二个时钟的时候就可以马上做第二件事情的第一个动作了
时钟 1 2 3 4 5 6 7 8 .
一般 A1 A2 A3 A4 A5 B1 B2 B3 .
流水线1 A1 B1 C1 D1 E1 F1 .
流水线2 0 A2 B2 C2 D2 E2 .
流水线3 0 0 A3 B3 C3 D3 .
流水线4 0 0 0 A4 B4 C4 D4 .
流水线5 0 0 0 0 A5 B5 C5 .
由上面可以看出来,前5个时钟一般和流水线5都只完成A事情,当第六个时钟的时候一般才开始第二件事情B,但是流水线5在这个时候已经把B做完了
时钟 1 2 3 4 5 6 7 8 .
一般 A1 A2 A3 A4 A5 B1 B2 B3 .
流水线1 A1 B1 C1 D1 E1 F1 .
流水线2 0 A2 B2 C2 D2 E2 .
流水线3 0 0 A3 B3 C3 D3 .
流水线4 0 0 0 A4 B4 C4 D4 .
流水线5 0 0 0 0 A5 B5 C5 .
由上面可以看出来,前5个时钟一般和流水线5都只完成A事情,当第六个时钟的时候一般才开始第二件事情B,但是流水线5在这个时候已经把B做完了