搜搜考试网有关verilog的一个问题,本人菜鸟
来源：学生作业帮 编辑：搜搜考试网作业帮 分类：数学作业 时间：2024/05/04 05:23:58
有关verilog的一个问题,本人菜鸟
比如说定义一个有符号的数 reg signed[7:0] datain在测试文件文件中 有如下#10 datain=$random%255
表示延迟10时刻:产生-255到255的伪随机数（前面有repeat语句代表每10时刻产生一个随机数产生XX次）
这是datain有一个输出,.若是将定义改变为 reg signed[9:0]其余不变则datain的输出不会和signed[7:0] datain 的相同.而将定义改变为reg signed[11:0]输出结果则与 reg signed[9:0]的相同,为什么会这样难道位数变了,结果便不一样么?
比如说定义一个有符号的数 reg signed[7:0] datain在测试文件文件中 有如下#10 datain=$random%255
表示延迟10时刻:产生-255到255的伪随机数（前面有repeat语句代表每10时刻产生一个随机数产生XX次）
这是datain有一个输出,.若是将定义改变为 reg signed[9:0]其余不变则datain的输出不会和signed[7:0] datain 的相同.而将定义改变为reg signed[11:0]输出结果则与 reg signed[9:0]的相同,为什么会这样难道位数变了,结果便不一样么?
eg signed[7:0] datain 只能表示-128到127之间的数据.所以你这个是错误的.后面相同,是因为产生的数据是正确的
再问： ����õͼ��ô����Ǹ��һ���һ�����ʾ��ǣ�$random��%255��$random%255�������ʲô�����ҽ��һ�°ɡ����ӷ���
再问： ����õͼ��ô����Ǹ��һ���һ�����ʾ��ǣ�$random��%255��$random%255�������ʲô�����ҽ��һ�°ɡ����ӷ���