为什么TTL与非门输出端不能直接接电源VCC或地?

门电路是由PMOS和NMOS管串并联组合而成,因此输入端就不允许悬空.因为输入端一旦悬空,输入电位不定(这时输入电位实际上是由保护二极管的反向电阻比来决定的),从而破坏了电路的正常逻辑关系.此外,悬空

从原理图上看,如TTL与非门的输入端是NPN三极管的发射极,三极管的基极有电阻接电源VCC,当三极管的输入端悬空时,三极管的基极到发射极无电流,三极管截止,通过放大反相使得输出为低电平.所以输入端悬空

实际电路中,与非门、与门闲置的输入端管脚应接到高电平（即通过电阻接到电源正电压）,或非门、或门闲置的输入端管脚应接到低电平（即通过电阻接到电源地）.

TTLLogiclevel '0'低电平 在0V与0.8V之间;level'1'高电平在2.2V与5.0V之间.(1)V11(A)悬空=logic1

TTL与非门输入端对地接入一个电阻后,输入端就形成了对地的电流通路,这个电阻中就有电流流过,电阻两端就会产生压降.电阻越大,电阻上的压降就越大.当电阻两端的压降过大时,会接近门电路的阈值,从而使门电路

电路的输入电压实际上是加在了电阻和CMOS与非门输入阻抗（电阻）上,当落在输入阻抗上的电压分压大于信号阙值时,电路就能正确识别.由于CMOS与非门输入阻抗通常较高,当接入电阻小于小于CMOS与非门输入

TTL集成电路中输入端若悬空（什么都不接）代表此输入端输入高电平（逻辑1）,但在实践中,由于工艺、玷污等原因未接的输入端很容易碰到其他信号线,导致输入错误信号,所以建议楼主在设计电路的时候根据电路要求

与门ANDgate或门ORgate非门（反相器）invertinggate与非门NANDgate或非门NORgate与或门ANDORgate与或非门ANDORinverter异或门XORgate异或非

正解A、D【解析】A中是个与非门,TTL门电路悬空相当于1（CMOS门电路悬空相当于0）,所以A中相当于“A与B与1”再非,就是F.故A正确.B中是个与门,其中有个输入是0（接地,地电平）,任何逻辑与

(1)标准的图腾柱输出,上、下管状态相反,始终是一管导通,另一管截止,输出非高即低.（2）集电极开路输出（OC）,没有上管,输出是下管截止或导通.（3）三态输出,是（1）的改进,多一种输出状态：上、下

1、CMOS与非门电路多余输入端的处理与非门电路的逻辑功能是输入信号只要有低电平．输出信号就是高电平．只有当输入信号全部为高电平时．输出信号才是低电平.所以某输入端输入电平为高电平时．对电路的逻辑功能

TTL与非门直接和工作状态相关的主要参数指标有工作电压、输入高/低电平电压、输出高/低电平电压、上升时间、下降时间、输入阻抗、输出电流等.和工作状态不直接相关的主要参数指标有工作温度范围.

measabbr.(=measurable,measure)v.测量,量MEAs:MultilateralEnvironmentalAgreements中文全称:多边环境协定MEAS:MissionE

1、TTL与非门组成的积分型单稳态触发器稳态为高电平,暂稳态为低电平.若要增大脉冲宽度,则需要减少电容放电时间,即减小电阻,增大电流,加快放电.2、测脉冲宽度应为高电平时间.再问：具体操作？？？数值？

多发射极晶体管一般用作为TTL电路中的第一个管子,它有两种重要的作用：（1）提高电路速度：因为当电路由开态转变为关态时,多发射极晶体管即首先进入过饱和状态,然后才驱使其后面的晶体管截止,故多发射极晶体

TTL,三极管基极有电阻接5V电源.悬空相当于+5V电源通过电阻,再通过PN结加到输入端,悬空后,输入端高电平.TTL处理方法有三种：1.接高电平,通常接Vcc；2.与多余的输入端连接；3.悬空.CM

答案错了.不管CMOS还是TTL,扇出系数的定义都是一样的.相信自己,否定答案.

1、CMOS与非门电路过剩输入真个处理与非门电路的逻辑功能是输入信号只要有低电平．输出信号就是高电平．只有当输入信号全部为高电平时．输出信号才是低电平.所以某输入端输入电平为高电平时．对电路的逻辑功能

Q2和Q3相当于“并联”的两个三极管,只有A、B都为高电平时,Q4基极才是高电平.Q5部分画错了.再问：嗯，

肯定是ABD、就是这样了